SystemVerilog硬件设计及建模/工程技术丛书
|
|
| 新书城图书编号：269095 |
| 图书ISBN：9787030198778 |
| 出版时间：2007-10-1 |
| 出版社：科学 |
| 作者：(英)Stuart Sutherland//Simon Davidmann//Peter Flake|译者:于敦山//韩临//何进//李莹//路卫军 |
|
市场价格：￥45 |
|
普通会员：￥36
|
80折 |
|
VIP会员：￥33.75
|
75折 |
|
 
|
|
|
|
|
|
【图书简介】
|
|
本书深入浅出地介绍如何运用SystemVerilog在RTL级和系统级进行硬件建模设计。书中列举的大量实例均通过了硬件验证，并且是可综合的。通过这些实例的学习，读者可加深对SystemVerilog的理解。由于SystemVerilog将逐渐成为主导的HDL，因此本书的内容对现在及将来的硬件设计师、架构师和验证工程师均有很高的实用价值。
|
|
|
|
【图书目录】
|
第1章 SystemVerilog介绍
第2章 SystemVerilog声明的位置
第3章 SystemVerilog文本值和数据类型
第4章 用户自定义和枚举数据类型
第5章 数组、结构体和联合体
第6章 SystemVerilog过程块、任务和函数
第7章 过程语句
第8章 有限状态机建模
第9章 层次化设计
第10章 接口
第11章 一个完整设计的建模
第12章 行为级和交易级建模
附录A SystemVerilog形式定义(BNF)
附录B Verilog和SystemVerilog保留关键字
附录C SUPERLOG的历史，即SystemVerilog的开端
|
|
|
|
·客服时间( 周一 至 周六 9:00-18:00
)